問答題數(shù)據(jù)選擇器和譯碼器各自功能及在實現(xiàn)組合邏輯函數(shù)設(shè)計的區(qū)別？
您可能感興趣的試卷
你可能感興趣的試題
2.單項選擇題下列邏輯電路中不是組合邏輯電路的有（）
A.譯碼器
B.編碼器
C.全加器
D.寄存器
3.單項選擇題下列邏輯電路中不是時序邏輯電路的有（）
A.譯碼器
B.加計數(shù)器
C.減計數(shù)器
D.寄存器
4.單項選擇題三變量函數(shù)F（ABC）=A+BC的最小項表示中不含下列（）
A.m2
B.m5
C.m3
D.m7
5.單項選擇題譯碼器的輸入地址線為4根，那么輸出線為（）根
A.8
B.12
C.16
D.20
最新試題
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
題型：判斷題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）
題型：判斷題
STM32的I2C接口最多有（）個，在快速模式下，最高通訊速度可達(dá)（）。
題型：填空題
假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。
題型：單項選擇題
指令A(yù)DD AL，6[BP][DI]是錯誤的。（）
題型：判斷題
在IN和OUT指令中，當(dāng)端口號大于FFH（255）時，必須通過（）間接給出。
題型：單項選擇題
8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）
題型：判斷題
在I2C總線中，應(yīng)答信號始終由從機發(fā)出。
題型：判斷題
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）
題型：判斷題
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）
題型：判斷題