問(wèn)答題
設(shè)[X]補(bǔ)=x0，x1x2x3寫出下列提問(wèn)的條件：
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題異步時(shí)序邏輯電路與同步時(shí)序邏輯電路有哪些主要區(qū)別？
3.問(wèn)答題簡(jiǎn)述觸發(fā)器的基本性質(zhì)。
4.問(wèn)答題什么叫最大相容類？
5.問(wèn)答題與組合電路相比，時(shí)序電路有何特點(diǎn)？
最新試題
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
題型：多項(xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖所示，則F=（）。
題型：多項(xiàng)選擇題
邏輯函之間滿足（）關(guān)系。
題型：多項(xiàng)選擇題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：?jiǎn)雾?xiàng)選擇題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：?jiǎn)雾?xiàng)選擇題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
題型：多項(xiàng)選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項(xiàng)選擇題
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
題型：?jiǎn)雾?xiàng)選擇題