問(wèn)答題通用型集成運(yùn)放一般由哪幾個(gè)部分組成，每一個(gè)部分常采用哪種基本電路？
您可能感興趣的試卷
你可能感興趣的試題
1.填空題差分放大電路輸入端加上大小相等、極性相同的兩個(gè)信號(hào)，稱(chēng)為（）信號(hào)，而加上大小相等、極性相反的兩個(gè)信號(hào)，稱(chēng)為（）信號(hào)。
4.單項(xiàng)選擇題KMCR是差分放大電路的一個(gè)主要技術(shù)指標(biāo)，它反映放大電路（）能力。
A.放大差模抑制共模
B.輸入電阻高
C.輸出電阻低
5.單項(xiàng)選擇題差分放大電路公共端RE上的直流電流近似等于單管集電極電流ICQ（）倍。
A.1
B.2
C.3
最新試題
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
題型：判斷題
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
題型：?jiǎn)雾?xiàng)選擇題
?CS放大器中引入源極電阻RS，其作用有（）。?
題型：多項(xiàng)選擇題
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
題型：?jiǎn)雾?xiàng)選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有（）。
題型：多項(xiàng)選擇題
可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核？（）
題型：多項(xiàng)選擇題
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
題型：?jiǎn)雾?xiàng)選擇題
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
題型：判斷題
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
題型：多項(xiàng)選擇題
?CD放大器的性能特征有（）。?
題型：多項(xiàng)選擇題