本征半導體是（），導電能力弱。

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內的，任意進制的計數器。

全加器的輸入信號是（）

反相比例運算，放大倍數為5，輸入0.2v，輸出為（）v。

放大電路靜態(tài)工作點設置不妥當，會產生飽和失真或截止失真。

3位二進制加法計數器的，計數長度為（）

4位二進制加法計數器的，計數長度為（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

3進制的加法計數器，需要（）塊JK觸發(fā)器。

二進制計數器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：5位二進制計數器實現(xiàn)（）分頻。