判斷題組合邏輯電路中的每一個(gè)門實(shí)際上都是一個(gè)存儲(chǔ)單元。
您可能感興趣的試卷
最新試題
左邊的555芯片置位輸入端2腳低電平的上限值是多少?()
題型:?jiǎn)雾?xiàng)選擇題
下面的555芯片,6腳是高電平有效,那么高電平的電壓值的范圍是多少?()
題型:?jiǎn)雾?xiàng)選擇題
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
題型:判斷題
時(shí)序邏輯電路的結(jié)構(gòu)特征有()。
題型:多項(xiàng)選擇題
要實(shí)現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實(shí)現(xiàn)。
題型:多項(xiàng)選擇題
組合邏輯電路設(shè)計(jì)的一般步驟包括()。
題型:多項(xiàng)選擇題
?標(biāo)有藍(lán)色的那個(gè)最小項(xiàng)的編號(hào)在(A,B,C)人為規(guī)定位權(quán)的方式下,編號(hào)為幾?()
題型:?jiǎn)雾?xiàng)選擇題
下圖是一張()觸發(fā)器的狀態(tài)圖。
題型:?jiǎn)雾?xiàng)選擇題
觸發(fā)器對(duì)邊沿敏感,因此抗干擾能力比鎖存器更強(qiáng)。
題型:判斷題
兩個(gè)狀態(tài)互為等價(jià)狀態(tài),則它們一定()。
題型:多項(xiàng)選擇題