A.11110001
B.11101111
C.01101111
D.00010001
您可能感興趣的試卷
你可能感興趣的試題
A.15
B.98
C.62
D.42
A.輸入的二進(jìn)制代碼譯成對(duì)應(yīng)輸出的二進(jìn)制代碼
B.輸入的高、低電平譯成對(duì)應(yīng)輸出的二進(jìn)制代碼
C.輸入的高、低電平譯成對(duì)應(yīng)輸出的高、低電平
D.輸入的二進(jìn)制代碼譯成對(duì)應(yīng)輸出的高、低電平
下圖電路中，74LS161構(gòu)成了（）
A.六進(jìn)制計(jì)數(shù)器
B.五進(jìn)制計(jì)數(shù)器
C.四進(jìn)制計(jì)數(shù)器
D.十進(jìn)制計(jì)數(shù)器
A.15
B.8
C.7
D.1
A.F=B´C´+AC+A´B
B.F=A´C´+BC+AB´
C.F=A´C´+BC+AB´+A´C´
D.F=B´C´+AC+A´B+BC+AB´+A´C´
最新試題
觸發(fā)器對(duì)邊沿敏感，因此抗干擾能力比鎖存器更強(qiáng)。
某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵(lì)可能是（）。
雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。
在這個(gè)電路中，所有的半導(dǎo)體器件均處于開關(guān)狀態(tài)。問二極管的狀態(tài)有可能是哪些狀態(tài)？（）?
集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí)，說明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。
組合邏輯電路設(shè)計(jì)的一般步驟包括（）。
兩個(gè)狀態(tài)互為等價(jià)狀態(tài)，則它們一定（）。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）
卡諾圖法化簡(jiǎn)的時(shí)候，哪一項(xiàng)是錯(cuò)誤的？（）
基本鎖存器的約束條件是（）。