A.AB=BA
B.（AB）’=A’+B’
C.A+AB’=A+B’
D.AB+A’C+BC=AB+A’C
您可能感興趣的試卷
你可能感興趣的試題
A.（AB）’
B.（A+B）’
C.A+B
D.A⊙B’
A.輸入的高、低電平編成對(duì)應(yīng)輸出的高、低電平
B.輸入的二進(jìn)制代碼編成對(duì)應(yīng)輸出的高、低電平
C.輸入的高、低電平編成對(duì)應(yīng)輸出的二進(jìn)制代碼
D.輸入的二進(jìn)制代碼編成對(duì)應(yīng)輸出的二進(jìn)制代碼
A.AC’+A’D’+AD’
B.A’+D
C. A+ D’
D.A+CD
A.A′B′C
B.A′B′C′
C.AB′C
D.ABC′
A.A′B′C
B.AB′C′
C.ABC′
D.AB′C
最新試題
編碼器CD4532中，當(dāng)輸出為000時(shí)，還需要通過（）端口是否為高電平來判斷是否為正常編碼輸出。
?下面哪些說法是正確的？（）
模擬量是（）的，數(shù)字量是（）的。
時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）
74LVC163是具有同步清零功能的計(jì)數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時(shí)刻完成的。
集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí)，說明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。
下面的555芯片，6腳是高電平有效，那么高電平的電壓值的范圍是多少？（）
某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來構(gòu)成。