A.時(shí)序電路中兩個(gè)相同的狀態(tài)叫等價(jià)狀態(tài)
B.時(shí)序電路中的兩個(gè)等價(jià)狀態(tài)在相同的輸入下輸出相同，但次態(tài)不同
C.時(shí)序電路中的兩個(gè)等價(jià)狀態(tài)在相同的輸入下輸出相同，次態(tài)也相同
D.時(shí)序電路中的兩個(gè)等價(jià)狀態(tài)在相同的輸入下輸出不同，但次態(tài)相同
您可能感興趣的試卷
你可能感興趣的試題
A.二進(jìn)制
B.八進(jìn)制
C.十進(jìn)制
D.十六進(jìn)制
A.VHDL程序中是區(qū)分大小寫的。
B.一個(gè)完整的VHDL程序總是由庫(kù)說(shuō)明部分、實(shí)體和結(jié)構(gòu)體等三部分構(gòu)成
C.VHDL程序中的實(shí)體部分是對(duì)元件和外部電路之間的接口進(jìn)行的描述，可以看成是定義元件的引腳
D.結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能
A.S＝R＝0
B.S＝R＝1
C.S＝1，R＝0
D.S＝0，R＝1
A.11110001
B.11101111
C.01101111
D.00010001
某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是（）
A.J-K觸發(fā)器
B.R-S觸發(fā)器
C.D觸發(fā)器
D.T觸發(fā)器
最新試題
基本鎖存器的約束條件是（）。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）
左邊的555芯片置位輸入端2腳低電平的上限值是多少？（）
要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來(lái)實(shí)現(xiàn)。
?標(biāo)有藍(lán)色的那個(gè)最小項(xiàng)的編號(hào)在（A，B，C）人為規(guī)定位權(quán)的方式下，編號(hào)為幾？（）
卡諾圖法化簡(jiǎn)的時(shí)候，哪一項(xiàng)是錯(cuò)誤的？（）
下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來(lái)構(gòu)成。
某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。
?下面哪些說(shuō)法是正確的？（）