A.RS觸發(fā)器
B.JK觸發(fā)器
C.D觸發(fā)器
D.T觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.延遲
B.超前
C.突變
D.放大
A.編碼器
B.計數(shù)器
C.譯碼器
D.數(shù)據(jù)選擇器
已知輸入A、B和輸出Y的波形如下圖所示，則對應(yīng)的邏輯門電路是（）
A.與門
B.與非門
C.或非門
D.異或門
A.5
B.4
C.3
D.2
A.卡諾圖化簡時所依據(jù)的原理是：具有相鄰性的最小項可以合并，并消去不同 的因子
B.卡諾圖中排列呈矩形的4個相鄰的最小項可以合并為一項，消去2對因子
C.卡諾圖中排列呈矩形的6個相鄰的最小項可以合并為一項，消去3對因子
D.卡諾圖中排列呈矩形的8個相鄰的最小項可以合并為一項，消去3對因子
最新試題
組合邏輯電路設(shè)計的一般步驟包括（）。
8D鎖存器74HC/HCT373的主要工作模式包括（）。
顯示譯碼器74HC4511正常顯示譯碼時，三個特殊功能輸入端LE、分別應(yīng)該預(yù)置為（）。
時序邏輯電路的結(jié)構(gòu)特征有（）。
模擬量是（）的，數(shù)字量是（）的。
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個引腳哪個的優(yōu)先級別最高？（）
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快，但需要更多的芯片來構(gòu)成。
基本鎖存器的約束條件是（）。
某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵可能是（）。