在IN和OUT指令中，當端口號大于FFH（255）時，必須通過（）間接給出。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進行數(shù)據(jù)交換。

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

8086CPU內(nèi)部標志寄存器FLAG共有6個有效的標志位。

假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

按照是否需要刷新操作分類，RAM可分為（）和（）。

I2C總線的兩條信號線的名稱是（）和（）。