?數(shù)字設(shè)計的層次主要有（）。

已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。

邏輯函之間滿足（）關(guān)系。

對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。

?如圖電路，描述正確的是（）。

?下圖邏輯單元實現(xiàn)的功能為（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?兩個二進制數(shù)的補碼相加，有溢出的是（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。