單項選擇題以下PLD中，與、或陣列均可編程的是（）器件。
A.PROM
B.PAL
C.PLA
D.GAL
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題構(gòu)成移位寄存器不能采用的觸發(fā)器為（）
A.R-S型
B.J-K型
C.主從型
D.同步型
2.單項選擇題如果編碼0100表示十進制數(shù)4，則此碼不可能是（）
A.8421BCD碼
B.5211BCD碼
C.2421BCD碼
D.余3循環(huán)碼
3.單項選擇題若ABCDEFGH為最小項，則它有邏輯相鄰項個數(shù)為（）
A.8
B.82
C.28
D.16
最新試題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：單項選擇題
如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。
題型：單項選擇題
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
題型：多項選擇題
?十進制數(shù)22.37對應(yīng)的二進制數(shù)是（）。
題型：單項選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項選擇題
TTL門電路具有負(fù)載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
題型：判斷題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：單項選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項選擇題
二進制加法運算包含的輸入、輸出變量有（）。
題型：多項選擇題
輸出端不能直接線與的門電路有（）。
題型：單項選擇題