A.8
B.82
C.28
D.16
您可能感興趣的試卷
你可能感興趣的試題
?如圖電路，描述正確的是（）。
A.G_L是門控制信號，當G_L=0的時候，無論DIR為何值，B1和A1斷開
B.G_L是門控制信號，當G_L=1的時候，當DIR有效時，A1到B1單向?qū)?br/>C.G_L是門控制信號，當G_L=1的時候，當DIR有效時，B1到A1單向?qū)?br/>D.G_L是門控制信號，當G_L=0的時候，A1到B1雙向?qū)?/p>
A.IC制造過程級
B.晶體管級
C.門電路結(jié)構(gòu)級
D.邏輯設(shè)計級
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
A.4000
B.2000
C.400
D.1000
A.或
B.與
C.同或
D.異或
A.10110.0101111
B.10010.01011
C.10110.11010
D.10010.010110
?下圖邏輯單元實現(xiàn)的功能為（）。
A.y=（a+b.c）’
B.y=a+b.c
C.y=a.b+c
D.y=（a.b+c）’
電路結(jié)構(gòu)如圖所示，該電路是（）。
A.INV
B.BUFFER
C.NAND2
D.OR2
A.01001110+00100011
B.01000011+01001000
C.11010111+11001000
D.10101111+11001111
A.穩(wěn)定可靠
B.精度更高
C.易于設(shè)計
D.速度更快
A.0010010
B.1111101
C.1101101
D.0000010
最新試題
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應為（）。
?如圖所示電路論述正確的是（）。
已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
二進制加法運算包含的輸入、輸出變量有（）。
?當共陰極7段數(shù)碼管顯示2的時候，輸出應該為（）。
如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設(shè)計（）。
約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。
?如圖電路，描述正確的是（）。