組合邏輯電路設計的一般步驟包括（）。

觸發(fā)器對邊沿敏感，因此抗干擾能力比鎖存器更強。

74LVC163是具有同步清零功能的計數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時刻完成的。

要實現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實現(xiàn)。

時序邏輯電路的結(jié)構(gòu)特征有（）。

下圖用D觸發(fā)器構(gòu)建了一個（）觸發(fā)器。

D點有幾條支路？（）

兩個狀態(tài)互為等價狀態(tài)，則它們一定（）。

使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。

D觸發(fā)器的特性方程是Qn+1=D，說明其輸出與現(xiàn)態(tài)無關，不是時序邏輯電路。