全加器的輸出信號是（）

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

3個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

下列受時鐘控制的是（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

交流放大電路接入負載電阻后，對靜態(tài)工作狀態(tài)無影響。

集成運放的反相輸入端，當輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

4位二進制加法計數(shù)器的，計數(shù)長度為（）

全加器的輸入信號是（）

uo與ui大小相等，相位相反，此時的電路稱為反相器，或倒相器。