CPU的數(shù)據(jù)通路如下圖所示。運(yùn)算器中R0～R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲(chǔ)器，I-cache為指令存儲(chǔ)器，AR為地址寄存器，PC為程序計(jì)數(shù)器（具有加1功能），IR為指令寄存器。單線(xiàn)箭頭信號(hào)均為微操作控制信號(hào)（電位或脈沖），例如，LRO表示讀出R0寄存器，SR0表示寫(xiě)入R0寄存器。
機(jī)器指令“STOR1，（R2）”實(shí)現(xiàn)的功能是：將寄存器R1中的數(shù)據(jù)寫(xiě)到以（R2）為地址的數(shù)存單元中。
請(qǐng)?jiān)O(shè)計(jì)該存數(shù)指令的指令周期流程圖，并在CPU周期框外寫(xiě)出所需的微操作控制信號(hào)（一個(gè)CPU周期含4個(gè)時(shí)鐘信號(hào)T1～T4，寄存器打入信號(hào)須注明Ti時(shí)序）。

CPU的地址總線(xiàn)16根（A₁₅-A₀，A₀是低位），雙向數(shù)據(jù)總線(xiàn)16根（D₁₅-D₀），控制總線(xiàn)中與主存有關(guān)的信號(hào)有\(zhòng)MREQ（允許訪(fǎng)存，低電平有效），R/W（高電平讀命令，低電平寫(xiě)命令）。主存地址空間分配如下：0～8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32k地址空間為用戶(hù)程序區(qū)，最后（最大地址）4k地址空間為系統(tǒng)程序工作區(qū)。上述地址為10進(jìn)制，按字編址?，F(xiàn)有如下芯片：

請(qǐng)從上述芯片中選擇芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫(huà)出主存邏輯框圖，注意畫(huà)選片邏輯（可選用門(mén)電路及譯碼器）。

圖中所示為雙總線(xiàn)結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，各構(gòu)成部件如圖，線(xiàn)上標(biāo)注有小圈表示有控制信號(hào)，未標(biāo)字符的線(xiàn)為直通線(xiàn)?！癆DD R2，R0”指令完成(R0)+(R2)→R0的功能操作，畫(huà)出其指令周期流程圖。