某時序邏輯電路的波形如圖所示,由此判定該電路是()
A.二進制計數(shù)器
B.十進制計數(shù)器
C.移位寄存器
D.五進制計數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
如圖所示邏輯電路為()
A.同步二進制加法計數(shù)器
B.異步二進制加法計數(shù)器
C.同步二進制減法計數(shù)器
D.異步二進制減法計數(shù)器
如圖所示時序邏輯電路為()
A.移位寄存器
B.同步二進制加法計數(shù)器
C.異步二進制減法計數(shù)器
D.異步二進制加法計數(shù)器
邏輯圖和輸入A,B的波形如圖所示,分析當輸出F為“1”的時刻,應(yīng)是()
A.t1
B.t2
C.t3
D.無
A.35
B.19
C.23
D.67
由開關(guān)組成的邏輯電路如圖所示,設(shè)開關(guān)接通為“1”,斷開為“0”,電燈亮為“1”,電燈暗為“0”,則該電路為()
A.“與”門
B.“或”門
C.“非”門
D.“與非”門
最新試題
關(guān)于“一對一”編碼方案的說法中,錯誤的是()。
D觸發(fā)器的特性方程是Qn+1=D,說明其輸出與現(xiàn)態(tài)無關(guān),不是時序邏輯電路。
在這個電路中,所有的半導體器件均處于開關(guān)狀態(tài)。問二極管的狀態(tài)有可能是哪些狀態(tài)?()?
集成同步二進制計數(shù)器74LVC161的TC端口輸出高電平時,說明此時計數(shù)器發(fā)生進位操作。
某觸發(fā)器的特性方程為Qn+1=,這是一個()觸發(fā)器。
要實現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實現(xiàn)。
雙向移位寄存器的數(shù)據(jù)輸入方式不包括()。
74LVC163是具有同步清零功能的計數(shù)器,其余功能與74LVC161相同。則此“同步清零”功能是在()時刻完成的。
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。