要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。

?兩個二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。

輸出端不能直接線與的門電路有（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

如圖所示，則F=（）。

使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。