使用74HC138實(shí)現(xiàn)邏輯函數(shù)
正確的是（）。
A.Y2，Y4，Y5連與非門(mén)
B.Y2，Y4，Y5連或門(mén)
C.Y2，Y4，Y5連或非門(mén)
D.Y2，Y4，Y5連與門(mén)
您可能感興趣的試卷
你可能感興趣的試題
邏輯函
之間滿足（）關(guān)系。
A.互為正負(fù)邏輯
B.對(duì)偶
C.相等
D.反演
A.或
B.與
C.同或
D.異或
A.A’+B
B.A’+B+C ’
C.A’+B+B’C ’D’
D.A’+B+C ’D’
A.x y’
B.x’+y
C.x ’y
D.x +y’
A.輸出單元一定是大驅(qū)動(dòng)反相器
B.中小規(guī)模集成塊的時(shí)間延遲主要取決于輸出單元設(shè)計(jì)
C.輸出單元成本和延遲遠(yuǎn)大于內(nèi)部所有單元之和
D.輸出單元的驅(qū)動(dòng)能力通常為內(nèi)部驅(qū)動(dòng)能力的上千倍以上
最新試題
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
如圖所示，則F=（）。
?如圖電路，描述正確的是（）。
?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
已知有二輸入邏輯門(mén)，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。