?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。

如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。

?兩個二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。

?如圖電路，描述正確的是（）。

對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。