A.000101111000.0101
B.010001111000.0101
C.010010101011.1000
D.010010101110.1001
您可能感興趣的試卷
你可能感興趣的試題
A.進(jìn)位輸入：C in
B.進(jìn)位輸出C out
C.本位差：D
D.本位和：S
A.IC制造過程級(jí)
B.晶體管級(jí)
C.門電路結(jié)構(gòu)級(jí)
D.邏輯設(shè)計(jì)級(jí)
A.加法器
B.門電路
C.觸發(fā)器
D.計(jì)數(shù)器
A.穩(wěn)定可靠
B.精度更高
C.易于設(shè)計(jì)
D.速度更快
A.01001110+00100011
B.01000011+01001000
C.11010111+11001000
D.10101111+11001111
最新試題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。