若主從結(jié)構(gòu)SR觸發(fā)器的CLK、S、R、各輸入端的電壓波形如圖所示，試畫(huà)出Q、Q′對(duì)應(yīng)的電壓波形。

在下圖所示電路中，若CLK、S、R的電壓波形如圖中所示，試畫(huà)出Q和Q′與之對(duì)應(yīng)的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。

畫(huà)出下圖由或非門(mén)組成的SR鎖存器輸出端Q、Qˊ電壓波形，輸入端S_D、R_D的電壓波形如圖中所示。

用8選1數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)函數(shù)發(fā)生器電路，它的功能如表所示。

用8選1數(shù)據(jù)選擇器74HC151（見(jiàn)下圖）設(shè)計(jì)一個(gè)組合邏輯電路。該電路有3個(gè)輸入邏輯變量A、B、C和1個(gè)工作狀態(tài)控制變量M。當(dāng)M=0時(shí)電路實(shí)現(xiàn)“意見(jiàn)一致”功能（A、B、C狀態(tài)一致時(shí)輸出為1，否則輸出為0），而M=1時(shí)電路實(shí)現(xiàn)“多數(shù)表決”功能，即輸出與A、B、C中多數(shù)的狀態(tài)一致。