關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。

CC4000系列的CMOS門電路不能直接接（）系列的門電路。

?數(shù)字設(shè)計的層次主要有（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。