對理想運放，當(dāng)運放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。

全加器的輸入信號是（）

反相比例運算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

下列受時鐘控制的是（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

下面哪個集成元件為四位二進(jìn)制超前進(jìn)位全加器（）

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計數(shù)器。

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。

集成運放在信號運算中的應(yīng)用電路有（）

二進(jìn)制計數(shù)器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：5位二進(jìn)制計數(shù)器實現(xiàn)（）分頻。