A.組合邏輯電路
B.時(shí)序邏輯電路
C.脈沖電路
D.基本邏輯門(mén)電路
您可能感興趣的試卷
你可能感興趣的試題
A.加法、減法
B.同步和異步
C.二、十和N進(jìn)制
D.可逆
A.置0、置1
B.置0、置1、保持
C.置0、置1、保持、翻轉(zhuǎn)
D.保持、翻轉(zhuǎn)
A.JK
B.T
C.D
A.易飽和和截止
B.易維修
C.功耗小
D.功耗高
A.2
B.3
C.4
D.8
最新試題
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?TTL或非門(mén)組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
?CS放大器中引入源極電阻RS，其作用有（）。?
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測(cè)量的最大頻率是多少？（）
可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核？（）
CG放大器因其輸入電阻過(guò)小，因此沒(méi)什么用處。
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無(wú)效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫(huà)出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。