?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
A.A =1，B =0，D =0
B.A =0，B =1，D =1
C.A =1，B =1，D =0
D.A =0，B =1，C =1
您可能感興趣的試卷
你可能感興趣的試題
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
A.高電平，高電平
B.低電平，高電平
C.高電平，低電平
D.低電平，低電平
A.可作電壓跟隨器使用
B.可用于多級電路中做緩沖器，進(jìn)行阻抗變換
C.良好的參數(shù)特性使其非常適合用于單級電壓放大
D.良好的參數(shù)特性使其非常適合用于單級電流放大
最新試題
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?數(shù)字頻率計(jì)設(shè)計(jì)中的測頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?verilog語法中，間隔符號主要包括（）。
CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。
在對數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號無效，計(jì)時(shí)使能信號有效的情況下，仿真需運(yùn)行多長時(shí)間？（）
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。