寫出N=8的蝶式置換的互連函數(shù)，如采用Omega網絡，則需幾次通過才能完成此變換？畫出Omega網絡實現(xiàn)此變換的控制狀態(tài)圖。

為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應該提高到多少？

若采用LRU替換算法，計算Cache的塊命中率。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術，請修改上面的程序。

設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。

浮點數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進制位數(shù)來說，等價于p=4。計算在非負階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。

如果N=100，采用指令取消技術后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

假設在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

寫出主存地址和Cache地址的格式，并標出各字段的長度。