利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。

圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。

為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？

集成電路電阻可以通過（）產(chǎn)生。

根據(jù)圖，給出M2管的漏極電流表達(dá)式。

比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。

把半導(dǎo)體級硅的多晶硅塊，轉(zhuǎn)換成一塊大的單晶硅的過程，稱作（）。生長后的單晶硅被稱為（）。

BiCMOS技術(shù)就是將（）和（）的優(yōu)良性能集中在同一塊集成電路器件中。BiCMOS綜告了CMOS結(jié)構(gòu)的低功耗、高集成度和TTL或ECL器件結(jié)構(gòu)的高電流驅(qū)動(dòng)能力。

什么是MOS器件的體效應(yīng)？

說明MOS器件噪聲的來源、成因及減小方法。