問(wèn)答題比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題試述兩種傳輸線電感，比較其優(yōu)缺點(diǎn)。
3.問(wèn)答題集成電容主要有幾種結(jié)構(gòu)？
4.問(wèn)答題什么是無(wú)源電阻？什么是有源電阻？舉例說(shuō)明。
最新試題
由于襯底材料的緣故會(huì)自動(dòng)產(chǎn)生電容，這種電容稱為（）。
題型：?jiǎn)雾?xiàng)選擇題
硅半導(dǎo)體工藝中的絕緣材料主要來(lái)源于硅自身產(chǎn)生的（）材料等。
題型：多項(xiàng)選擇題
MOS器件存在哪些二階效應(yīng)？
題型：?jiǎn)柎痤}
版圖設(shè)計(jì)的基本前提是什么？
題型：?jiǎn)柎痤}
集成電容主要有幾種結(jié)構(gòu)？
題型：?jiǎn)柎痤}
什么是無(wú)源電阻？什么是有源電阻？舉例說(shuō)明。
題型：?jiǎn)柎痤}
利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。
題型：?jiǎn)柎痤}
在晶體材料中，對(duì)于長(zhǎng)程有序的原子模式最基本的實(shí)體就是（）。
題型：?jiǎn)雾?xiàng)選擇題
BiCMOS技術(shù)就是將（）和（）的優(yōu)良性能集中在同一塊集成電路器件中。BiCMOS綜告了CMOS結(jié)構(gòu)的低功耗、高集成度和TTL或ECL器件結(jié)構(gòu)的高電流驅(qū)動(dòng)能力。
題型：多項(xiàng)選擇題
圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請(qǐng)畫(huà)出Id2的大致變化，并說(shuō)明Id1和Id2有什么不同，并解釋不同的主要原因。
題型：?jiǎn)柎痤}