問答題
試用卡諾圖法將下面邏輯函數(shù)化成最簡或式。
您可能感興趣的試卷
你可能感興趣的試題
1.問答題
用公式法化簡函數(shù)
2.單項選擇題欲將容量為128×8的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為（）
A.1
B.2
C.3
D.8
3.單項選擇題OC門在使用時須在（）之間接一個電阻。
A.輸出與地
B.輸出與電源
C.輸出與輸入
D.輸入與電源
4.單項選擇題555定時器的閾值為（）
A.1/3VCC
B.2/3VCC
C.1/3VCC和2/3VCC
D.1/3VCC和VCC
5.單項選擇題利用異步清零端構(gòu)成N進(jìn)制加法計數(shù)器，則應(yīng)將（）所對應(yīng)的狀態(tài)譯碼后驅(qū)動清零控制端。
A.N
B.N-1
C.N+1
D.0
最新試題
用PROM設(shè)計一個2位二進(jìn)制平方器，實現(xiàn)該平方器需要的容量至少為（）。
題型：單項選擇題
一個n位的D/A換器的分辨率為（）。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
題型：多項選擇題
如下圖所示的原始狀態(tài)表，其中的等效對有（）。
題型：多項選擇題
下圖所示CMOS電路實現(xiàn)的邏輯是（）。
題型：單項選擇題
?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。
題型：多項選擇題
?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。
題型：單項選擇題
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
題型：單項選擇題
在正常工作時，3-8線譯碼器74138的使能端的值為（）。
題型：單項選擇題