如圖12-1所示，優(yōu)先權(quán)編碼器74148有8條輸入線0～7，3條輸出線A0～A2。當(dāng)GS為0時(shí)編碼器輸出有效，E1為0時(shí)允許模塊工作。請(qǐng)問當(dāng)輸入線6為0，其余輸入線為1時(shí)，則輸出A2、A1、A0的狀態(tài)分別為（）。

關(guān)于可編程邏輯陣列PLA，下列說法正確的是（）。

將一個(gè)最大幅值為5V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要使模擬信號(hào)每變化10mV，數(shù)字信號(hào)的最低位發(fā)生變化，應(yīng)選用（）位的A／D轉(zhuǎn)換器。

單穩(wěn)態(tài)觸發(fā)器中最重要的參數(shù)是（）。

如圖12-2所示，數(shù)碼比較器74LS85可以比較兩個(gè)4位二進(jìn)制數(shù)A和B的大小。當(dāng)A為A3A2A1A0=1001時(shí)，下列說法正確的是（）。

一個(gè)8位的單極性D／A轉(zhuǎn)換器，最小分辨電壓△U=0．1V，則其滿度輸出電壓為（）V。

若ROM有13根地址輸入線，8根數(shù)據(jù)輸出線，則該ROM的容量為（）位。

RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲(chǔ)矩陣和讀寫電路三大部分。一個(gè)RAM芯片有11個(gè)地址輸入端，8個(gè)數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。

已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。

如果一個(gè)半導(dǎo)體存儲(chǔ)器中有m位地址線，則應(yīng)有（）個(gè)存儲(chǔ)單元，若輸出位數(shù)為n位，則其存儲(chǔ)容量為（）位。