多項(xiàng)選擇題PLD器件的基本結(jié)構(gòu)組成有()

A.與陣列
B.或陣列
C.輸入緩沖電路
D.輸出電路


您可能感興趣的試卷

你可能感興趣的試題

1.多項(xiàng)選擇題PLD器件的主要優(yōu)點(diǎn)有()

A.便于仿真測(cè)試
B.集成密度高
C.可硬件加密
D.可改寫(xiě)

2.多項(xiàng)選擇題GAL的輸出電路是()

A.OLMC
B.固定的
C.只可一次編程
D.可重復(fù)編程

3.多項(xiàng)選擇題PLD開(kāi)發(fā)系統(tǒng)需要有()

A.計(jì)算機(jī)
B.編程器
C.開(kāi)發(fā)軟件
D.操作系統(tǒng)

4.多項(xiàng)選擇題只可進(jìn)行一次編程的可編程器件有()

A.PAL
B.GAL
C.PROM
D.PLD

5.多項(xiàng)選擇題可重復(fù)進(jìn)行編程的可編程器件有()

A.PAL
B.GAL
C.PROM
D.ISP-PLD

最新試題

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。

題型:?jiǎn)雾?xiàng)選擇題

?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。

題型:多項(xiàng)選擇題

為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。

題型:?jiǎn)雾?xiàng)選擇題

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。

題型:?jiǎn)雾?xiàng)選擇題

已知有二輸入邏輯門(mén),只有當(dāng)輸X和Y都為1時(shí),輸出F才為1,則X,Y與F的邏輯關(guān)系為()。

題型:?jiǎn)雾?xiàng)選擇題

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。

題型:多項(xiàng)選擇題

?下圖邏輯單元實(shí)現(xiàn)的功能為()。

題型:?jiǎn)雾?xiàng)選擇題

如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。

題型:?jiǎn)雾?xiàng)選擇題

要使CMOS門(mén)輸入高電平,不能使用的方法為()。

題型:?jiǎn)雾?xiàng)選擇題

電路結(jié)構(gòu)如圖所示,該電路是()。

題型:?jiǎn)雾?xiàng)選擇題