單項(xiàng)選擇題從電路結(jié)構(gòu)上看，時(shí)序電路必須含有（）。
A.門電路
B.存儲(chǔ)電路
C.RC電路
D.澤碼電路
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題555構(gòu)成的多諧振蕩器電路中、當(dāng)R1=R2時(shí)，欲使輸出占空比約為50％，最簡(jiǎn)單的辦法是（）。
A.電容C減半
B.R2兩端并接二極管
C.C—U端接地
D.VCC減半
2.單項(xiàng)選擇題在（）端加可變電壓，可使555多諧振藹器輸出調(diào)頻波。
A.OUT
B.RD
C.C—U
D.GND
3.單項(xiàng)選擇題555構(gòu)成的多諧振蕩器中，還可通過(guò)改變（）端電壓值使振蕩周期改變。
A.VCC
B.RD
C.C—U
D.GND
4.單項(xiàng)選擇題改變（）值，不會(huì)改變555構(gòu)成的多諧振蕩器電路的振蕩頻率。
A.電源VCC
B.電阻R1
C.電阻R2
D.電容C
5.單項(xiàng)選擇題改變（）之值不會(huì)影響555構(gòu)成單穩(wěn)態(tài)觸發(fā)器的定時(shí)時(shí)間tw。
A.電阻R
B.電容C
C.C-U端電位
D.電源VCC
最新試題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：?jiǎn)柎痤}
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
題型：?jiǎn)雾?xiàng)選擇題
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：?jiǎn)雾?xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：?jiǎn)雾?xiàng)選擇題
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
題型：?jiǎn)雾?xiàng)選擇題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：?jiǎn)雾?xiàng)選擇題