單項選擇題以下哪個編碼不能是二－十進制譯碼器的輸入編碼（）
A.0000
B.1010
C.1001
D.0011
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
A.1
B.2
C.4
D.16
2.單項選擇題一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）
A.與非門
B.或門
C.或非門
D.異或門
3.單項選擇題（）在計算機系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
A.三態(tài)門
B.TTL與非門
C.OC門
4.單項選擇題具有“有1出0、全0出1”功能的邏輯門是（）
A.與非門
B.或非門
C.異或門
D.同或門
5.單項選擇題以下代碼中為無權(quán)碼的為（）。
A.8421BCD碼
B.2421BCD碼
C.余三碼
7.單項選擇題7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
A.不
B.電
C.紫外線
D.融斷器
8.單項選擇題用1M×4的DRAM芯片通過（）擴展可以獲得4M×8的存儲器。
A.位
B.字
C.復(fù)合
D.位或字
9.單項選擇題小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）
A.2n
B.22n
C.＞22n
D.＜2n
10.單項選擇題如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
A.6
B.8
C.10
D.12
最新試題
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）
題型：單項選擇題
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項選擇題
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型：問答題
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
題型：單項選擇題
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
電可擦除的PROM器件是（）
題型：單項選擇題