單項(xiàng)選擇題已知R、S是或非門構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為（）。

A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0


你可能感興趣的試題

1.單項(xiàng)選擇題主從JK觸發(fā)器是（）。

A.在CP上升沿觸發(fā)
B.在CP下降沿觸發(fā)
C.在CP＝1的穩(wěn)態(tài)下觸發(fā)
D.與CP無(wú)關(guān)的

2.單項(xiàng)選擇題在各種顯示器件中，（）的功耗是最小的。

A.熒光數(shù)碼管
B.半導(dǎo)體數(shù)碼管
C.液晶顯示器
D.輝光數(shù)碼管

3.單項(xiàng)選擇題半導(dǎo)體數(shù)碼管的每個(gè)顯示線段都是由（）構(gòu)成的。

A.燈絲
B.發(fā)光二極管
C.發(fā)光三極管
D.熔絲

4.單項(xiàng)選擇題如需要判斷兩個(gè)二進(jìn)制數(shù)的大小或相等，可以使用（）電路。

A.譯碼器
B.編碼器
C.數(shù)據(jù)選擇器
D.數(shù)據(jù)比較器

5.單項(xiàng)選擇題把代碼的特定含義翻譯出來(lái)的過(guò)程稱為（）。

A.譯碼
B.編碼
C.數(shù)據(jù)選擇
D.奇偶校驗(yàn)

6.單項(xiàng)選擇題用來(lái)判斷電路全部輸入中“1”的個(gè)數(shù)奇偶性的電路稱為（）。

A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.奇偶校驗(yàn)器

7.單項(xiàng)選擇題既考慮本位數(shù)又考慮低位來(lái)的進(jìn)位的加法稱為（）。

A.全加
B.半加
C.全減
D.半減

8.單項(xiàng)選擇題只考慮本位數(shù)而不考慮低位來(lái)的進(jìn)位的器件稱為（）。

A.編碼器
B.譯碼器
C.全加器
D.半加器

最新試題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門輸出低電平的參數(shù)規(guī)范值是（）

題型：?jiǎn)雾?xiàng)選擇題

什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？

題型：?jiǎn)柎痤}

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：?jiǎn)柎痤}

27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題