A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
您可能感興趣的試卷
你可能感興趣的試題
A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
A.與非與非
B.異或
C.最簡與或
D.最簡或與
A.PROM
B.EPROM
C.SRAM
D.PLA
A.與門陣列
B.或門陣列
C.與非門陣列
D.輸入緩沖器
A.非用戶定制
B.全用戶定制
C.半用戶定制
D.自動生成
A.邏輯門
B.GAL
C.PROM
D.PLA
A.1/4
B.1/2
C.1
D.2
A.8
B.9
C.10
D.11
最新試題
具有“有1出0、全0出1”功能的邏輯門是()
采用浮柵技術的EPROM中存儲的數(shù)據(jù)是()可擦除的。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
兩個與非門構成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
以下代碼中為無權碼的為()。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
試提出數(shù)字頻率計的三種設計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設計方案是最佳嗎?簡述理由。
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()