A.0
B.1
C.2
D.3
您可能感興趣的試卷
你可能感興趣的試題
A.主從JK觸發(fā)器
B.主從D觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
A.1、2、3、4
B.4、3、2、1
C.4、2、3、1
D.4、1、2、3
A.后級(jí)加緩沖電路
B.接入濾波電容
C.修改邏輯設(shè)計(jì)增加冗余項(xiàng)
D.引入封鎖脈沖
A.2
B.3
C.4
D.5
A.譯碼器
B.加法器
C.寄存器
D.數(shù)據(jù)選擇器
A.輸出僅由輸入決定
B.電路的輸出與電路當(dāng)前狀態(tài)無(wú)關(guān)
C.電路結(jié)構(gòu)中無(wú)反饋環(huán)路
D.有記憶功能
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
A.10101
B.00100101
C.100101
D.10101
A.1
B.2
C.4
D.16
A.用電壓表測(cè)量指針不動(dòng)
B.相當(dāng)于懸空
C.電壓不高不低
D.測(cè)量電阻指針不動(dòng)
最新試題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。