A.任意兩個(gè)最小項(xiàng)mi和mj（i≠j），其邏輯與為1。
B.n個(gè)變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個(gè)最小項(xiàng)不是包含在函數(shù)F中，就是包含在函數(shù)
D.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng)，并消去一對因子。
您可能感興趣的試卷
你可能感興趣的試題
A.0⊙0＝1
B.1⊙1＝0
C.0⊙1＝1
D.1⊙0＝0
A.0⊙0＝0
B.1⊙1＝1
C.0⊙1＝1
D.0⊙0＝1
A.0＋0＝0
B.0＋1＝1
C.1＋0＝0
D.1＋1＝0
A.0·0＝0
B.0·1＝0
C.1·0＝0
D.1·1＝1
A.0
B.1
C.2
D.3
最新試題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）