A.同步時序邏輯電路
B.異步時序邏輯電路
C.555定時器電路
D.脈沖產(chǎn)生電路
您可能感興趣的試卷
你可能感興趣的試題
A.加法計數(shù)器
B.二進(jìn)制計數(shù)器
C.十進(jìn)制計數(shù)器
D.N進(jìn)制計數(shù)器
A.同步時序邏輯電路狀態(tài)的變化與時鐘脈沖同步,而異步時序電路中沒有統(tǒng)一的時鐘脈沖,電路的狀態(tài)隨輸入信號的改變而相應(yīng)改變。
B.異步時序電路的每個狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時序電路中,任一時刻,幾個輸入變量可以同時變化。
D.異步時序電路中,每個時刻僅允許一個輸入信號發(fā)生變化,以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
A.數(shù)碼寄存器
B.計數(shù)器
C.移位寄存器
D.序列信號檢查器
A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程
A.可逆計數(shù)器
B.循環(huán)計數(shù)器
C.同步計數(shù)器
D.異步計數(shù)器
最新試題
具有“有1出0、全0出1”功能的邏輯門是()
以下哪個編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
根據(jù)什么判斷簡單電路中的險象存在?
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。