A.統(tǒng)計輸入脈沖的個數(shù)
B.用于記時、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
您可能感興趣的試卷
你可能感興趣的試題
A.驅(qū)動方程
B.輸出方程
C.時鐘方程
D.狀態(tài)方程
A.同步時序邏輯電路
B.異步時序邏輯電路
C.555定時器電路
D.脈沖產(chǎn)生電路
A.加法計數(shù)器
B.二進制計數(shù)器
C.十進制計數(shù)器
D.N進制計數(shù)器
A.同步時序邏輯電路狀態(tài)的變化與時鐘脈沖同步,而異步時序電路中沒有統(tǒng)一的時鐘脈沖,電路的狀態(tài)隨輸入信號的改變而相應(yīng)改變。
B.異步時序電路的每個狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時序電路中,任一時刻,幾個輸入變量可以同時變化。
D.異步時序電路中,每個時刻僅允許一個輸入信號發(fā)生變化,以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
A.數(shù)碼寄存器
B.計數(shù)器
C.移位寄存器
D.序列信號檢查器
最新試題
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
根據(jù)什么判斷簡單電路中的險象存在?
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
TTL與非門閾值電壓UT的典型值是()
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。