9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

集成運放在信號運算中的應用電路有（）

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

反相比例運算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

下面哪個集成元件為四位二進制超前進位全加器（）

放大電路靜態(tài)工作點設(shè)置不妥當，會產(chǎn)生飽和失真或截止失真。

本征半導體是（），導電能力弱。

對理想運放，當運放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。

6進制異步清零，最后一個計數(shù)狀態(tài)應該為（）

下列受時鐘控制的是（）