A.1
B.2
C.4
D.8
您可能感興趣的試卷
你可能感興趣的試題
A.程序計(jì)數(shù)器
B.指令寄存器
C.地址寄存器
D.地址譯碼器
A.程序計(jì)數(shù)器
B.指令寄存器
C.地址寄存器
D.地址譯碼器
A.3個(gè)階段執(zhí)行時(shí)間之和
B.3個(gè)階段執(zhí)行時(shí)間的平均值
C.3個(gè)階段執(zhí)行時(shí)間的最小值
D.3個(gè)階段執(zhí)行時(shí)間的最大值
A.為0
B.為1個(gè)周期
C.相等
D.不等
A.順序
B.重疊
C.循環(huán)
D.并行
最新試題
CPU組成中不包括（）。
計(jì)算機(jī)的內(nèi)存儲(chǔ)器與外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器（1）。內(nèi)存儲(chǔ)器可與CPU（2）交換信息。內(nèi)存儲(chǔ)器可分為（3）和ROM?？瞻祝?）處應(yīng)選擇（）
單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用（）。
下列部件中不屬于輸入設(shè)備的有（1）。既可作為輸入設(shè)備，又可以作為輸出設(shè)備的是（2）?？瞻祝?）處應(yīng)選擇（）
計(jì)算機(jī)的內(nèi)存儲(chǔ)器與外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器（1）。內(nèi)存儲(chǔ)器可與CPU（2）交換信息。內(nèi)存儲(chǔ)器可分為（3）和ROM?？瞻祝?）處應(yīng)選擇（）
在高速計(jì)算機(jī)中，廣泛采用流水線技術(shù)。例如，可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段，不同指令的不同階段可以（1）執(zhí)行；各階段的執(zhí)行時(shí)間最好（2）；否則在流水線運(yùn)行時(shí)，每個(gè)階段的執(zhí)行時(shí)間應(yīng)?。?）。空白（3）處應(yīng)選擇（）
下列敘述中正確的是（）。
計(jì)算機(jī)的存儲(chǔ)器采用多級(jí)方式是為了（）。
若內(nèi)存按字節(jié)編址，用存儲(chǔ)容量為4Kb×8的存儲(chǔ)器芯片構(gòu)成地址編號(hào)8000H至FFFFH的內(nèi)存空間，則至少需要（）片。
PCI總線是計(jì)算機(jī)中一種非常重要的外部總線，從數(shù)據(jù)寬度上看，PCI總線有32b、64b之分；從總線速度上分，有33MHz、66MHz兩種。經(jīng)過改良后的PCI-X，最高可以達(dá)到64b@133MHz，其數(shù)據(jù)傳輸速率為（）。