問答題
在下圖所示的電路中,已知G1、G2為OC門,輸出管截止時的漏電路為IOH=200μA,輸出管導通時允許的最大負載電流為IOL(MAX)= 16mA。G3、G4、G5為74系列的與非門,它們的低電平輸入電流為IIL= -1mA時,高電平輸入電流為IIH=40μA。若VCC=5V,要求OC門輸出的高電平VOH≥3.0V、VOL≤0.4V,試求電路中的外接負載電阻RL選定合適的阻值。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:單項選擇題
輸出端不能直接線與的門電路有()。
題型:單項選擇題
如圖電路實現(xiàn)的邏輯函數(shù)是()。
題型:多項選擇題
如圖所示,則F=()。
題型:多項選擇題
如圖,是151的電路設計,其中輸入端的使用了6個反相器,而實現(xiàn)邏輯功能應該可以省掉三個,為什么這么設計()。
題型:單項選擇題
?數(shù)字設計的層次主要有()。
題型:多項選擇題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候,當輸入10時,輸出為()。
題型:單項選擇題
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
題型:單項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下,實現(xiàn)輸出,則輸入信號應為()。
題型:單項選擇題
?若集成塊內部為驅動單元提供的驅動能力為1X,對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力),該輸出單元的延遲時間(從a到y(tǒng))相當于()個內部標準門級聯(lián)的延遲時間。
題型:單項選擇題