A.有效放大差模信號(hào)，有力抑制共模信號(hào)
B.既放大差模信號(hào)，又放大共模信號(hào)
C.有效放大共模信號(hào)，有力抑制差模信號(hào)
D.既抑制差模信號(hào)，又抑制共模信號(hào)。
您可能感興趣的試卷
你可能感興趣的試題
A.增加一倍
B.減小一半
C.不變
D.按指數(shù)規(guī)律變化
A.高輸入電阻，高輸出電阻，高增益
B.高輸入電阻，低輸出電阻，高增益
C.高輸入電阻，低輸出電阻，低增益
D.低輸入電阻，低輸出電阻，低增益
A.差模放大倍數(shù)值增大
B.差模輸入電阻增大
C.抑制共模信號(hào)能力增強(qiáng)
A.電流放大
B.恒流作用
C.交流傳輸
A.共集電極電路
B.共發(fā)射極電路
C.共基極電路
最新試題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測(cè)量的最大頻率是多少？（）
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
?已知Nexys4開(kāi)發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位？（）
?CD放大器的性能特征有（）。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有（）。
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????