A.D觸發(fā)器
B.D鎖存器
C.JK觸發(fā)器
D.T觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.D
B.T
C.JK
D.D或T
A.同步清零不受時鐘控制，只要reset有效，立即復(fù)位
B.異步清零不受時鐘控制，只要reset有效，立即復(fù)位
C.同步清零和異步清零都要受到時鐘控制，只有在時鐘觸發(fā)沿才會進行復(fù)位
D.同步清零和異步清零都不受時鐘控制，直接復(fù)位
A.S=0，R=0，然后S=R=1
B.S=1，R=1，然后S=R=0
C.S端或R端輸入信號的脈沖寬度過小
D.S=1，R=1，然后S=0，R=1
A.特征方程為：Q*=S +R’·Q，約束條件為：S·R=1
B.特征方程為：Q*=S’+R·Q，約束條件為：S·R=1
C.特征方程為：Q*=S’+R·Q，約束條件為：S·R=0
D.特征方程為：Q*=S +R’·Q，約束條件為：S·R=0
A.永久地保持在0態(tài)
B.永久地保持在1態(tài)
C.隨機進入0態(tài)或1態(tài)，并永久地保持這一狀態(tài)
D.隨機進入0態(tài)或1態(tài)，并不停切換
最新試題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
邏輯函之間滿足（）關(guān)系。
輸出端不能直接線與的門電路有（）。
如圖所示，則F=（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。
?十進制數(shù)22.37對應(yīng)的二進制數(shù)是（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。