問答題試用VHDL設(shè)計一個4位二進制可逆計數(shù)器,該計數(shù)器具有同步預(yù)置數(shù)功能。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
題型:單項選擇題
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。
題型:單項選擇題
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
題型:單項選擇題
若n個變量的同或運算和異或運算結(jié)果相同,則n為奇數(shù)()
題型:判斷題
輸出端不能直接線與的門電路有()。
題型:單項選擇題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候,當輸入10時,輸出為()。
題型:單項選擇題
關(guān)于集成塊的輸出單元,下列說法中正確的是()。
題型:多項選擇題
?如圖電路,描述正確的是()。
題型:單項選擇題
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
題型:單項選擇題
?數(shù)字設(shè)計的層次主要有()。
題型:多項選擇題