您可能感興趣的試卷
你可能感興趣的試題
A.10
B.5
C.2.5
D.20
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
A.或非門
B.與非門
C.異或門
D.同或門
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出
，則輸入信號應(yīng)為（）。
A.J=K=1
B.J=Q，K'=Q
C.J=Q，K=Q
D.J=Q，K=1
如圖電路實現(xiàn)的邏輯函數(shù)是（）。
A.F=W’X’Y’+W’YZ+WYZ+W’XYZ’
B.F=W’X’Y’+W’YZ+WY’Z+WXYZ’
C.F=∑（W，X，Y，Z）（0，1，3，7，8，13，14）
D.F=∑（W，X，Y，Z）（0，1，3，7，9，13，14）
最新試題
?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
二進(jìn)制加法運算包含的輸入、輸出變量有（）。
輸出端不能直接線與的門電路有（）。
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
?如圖電路，描述正確的是（）。
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。