電路結(jié)構(gòu)如圖所示，該電路是（）。

如圖所示，則F=（）。

與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。

若n個變量的同或運算和異或運算結(jié)果相同，則n為奇數(shù)（）

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。

如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設(shè)計（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

二進制加法運算包含的輸入、輸出變量有（）。

?數(shù)字設(shè)計的層次主要有（）。