A.數(shù)字總線和模擬總線
B.串行總線和并行總線
C.同步總線和異步總線
D.內(nèi)部總線和IO總線
您可能感興趣的試卷
你可能感興趣的試題
A.在早期總線結(jié)構(gòu)中，CPU是總線上唯一的主控者
B.當(dāng)代總線結(jié)構(gòu)是一些標(biāo)準(zhǔn)總線，它與結(jié)構(gòu)、CPU無(wú)關(guān)
C.當(dāng)代總結(jié)結(jié)構(gòu)中，系統(tǒng)不允許存在多個(gè)處理器模塊
D.當(dāng)代總結(jié)結(jié)構(gòu)中，總線控制器的作用是完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁
A.CPU同其它高速功能部件相連接的總線，稱為內(nèi)部總線
B.CPU同IO設(shè)備之間相互連接的總線，稱為IO總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線，稱為外部總線
D.IO設(shè)備之間互相連接的總線，稱為IO總線
A.CPU同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線
B.CPU同IO設(shè)備之間相互連接的總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線
D.IO設(shè)備之間互相連接的總線
A.CPU同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線
B.CPU同IO設(shè)備之間相互連接的總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線
D.IO設(shè)備之間互相連接的總線
A.CPU能識(shí)別指令和數(shù)據(jù)
B.運(yùn)算器完成算術(shù)邏輯運(yùn)算
C.在取指周期中，CPU根據(jù)對(duì)指令操作碼的譯碼或測(cè)試，進(jìn)行指令所要求的操作
D.指令周期是由若干個(gè)CPU周期組成
最新試題
寫出X=10111101的補(bǔ)碼表示，正確結(jié)果為（）。
計(jì)算機(jī)的I/O接口是（）之間的交接界面。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的（）組成的。
在堆棧計(jì)算機(jī)中，保存操作數(shù)和運(yùn)算結(jié)果的唯一場(chǎng)所是（）。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.讀取指令B.指令譯碼C.下一條指令地址的計(jì)算D.數(shù)據(jù)計(jì)算E.控制器設(shè)計(jì)簡(jiǎn)單F.控制器設(shè)計(jì)復(fù)雜（1）一個(gè)指令周期中，（）是每一條指令都必須執(zhí)行的，所完成的功能對(duì)所有指令都相同。（2）一個(gè)指令周期中，（）對(duì)多數(shù)指令所完成的功能是類似的。（3）一條指令在執(zhí)行過程中，一定要完成（）并保存，以保證程序自動(dòng)連續(xù)執(zhí)行。（4）指令采取順序方式執(zhí)行的優(yōu)點(diǎn)是（）。（5）指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，但它的（）。
將十進(jìn)制數(shù)（-0.288）10轉(zhuǎn)化成二進(jìn)制數(shù)，要求小數(shù)點(diǎn)后保留7位數(shù)值位，正確結(jié)果為（）。
計(jì)算機(jī)采用總線結(jié)構(gòu)的好處是（）。
計(jì)算機(jī)中機(jī)器訪問的最小單位被稱為（）。
（）又稱字選法，所對(duì)應(yīng)的存儲(chǔ)器是字結(jié)構(gòu)的。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.微指令地址B.控制存儲(chǔ)器C.微指令寄存器D.微程序控制器E.硬連線控制器F.簡(jiǎn)單G.復(fù)雜（1）微程序控制器是通過（）的銜接區(qū)分指令執(zhí)行步驟的。（2）微程序控制器的控制信號(hào)被讀出后，還需經(jīng)過一個(gè)（）送到被控制部件。（3）相對(duì)硬連線控制器，微程序控制器的設(shè)計(jì)與實(shí)現(xiàn)（）。（4）為了獲得快一些的運(yùn)行速度，控制器部件應(yīng)選擇（）。（5）（）是微程序控制器的核心部件。