A.結(jié)構(gòu)體（ARCHITECTURE）
B.進(jìn)程（PROCESS）中的關(guān)鍵詞BEGIN前
C.進(jìn)程（PROCESS）中的關(guān)鍵詞BEGIN后
D.程序包（PACKAGE）
您可能感興趣的試卷
你可能感興趣的試題
A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
A.順序
B.并行
C.即可順序也可并行
D.無(wú)法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A、如果a+b=a+c，則b=c
B、如果ab=ac，則b=c
C、如果a*a=1，則a=1
D、如果a+a=a，則a=1
最新試題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
具有“有1出0、全0出1”功能的邏輯門是（）
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。